HKSpot - Powered by Discuz! Board

標題: [業界消息] AMD執左佢吧喇 [打印本頁]

作者: cheungmanhoi 時間: 2015-4-23 08:45 標題: AMD執左佢吧喇

http://www.tweaktown.com/news/44 ... rebrands/index.html

如果真係RENAME多

到底2012年5月到今日做過D咩?
咁多年只係出最TOP果張卡?
成TEAM ENGINE 炒左呀?

作者: dom 時間: 2015-4-23 13:10

GPU 都整到咁睇黎 Roy Read 炒到過晒火...
A 卡明明有優勢有競爭力的........

作者: XT 時間: 2015-4-23 20:26

引用:

原帖由 dom 於 2015-4-23 13:10 發表
GPU 都整到咁睇黎 Roy Read 炒到過晒火...
A 卡明明有優勢有競爭力的........

叫咗你咪買架啦

作者: qcmadness 時間: 2015-4-23 22:20

引用:

原帖由 dom 於 2015-4-23 13:10 發表
GPU 都整到咁睇黎 Roy Read 炒到過晒火...
A 卡明明有優勢有競爭力的........

叫左你唔好買A記股票架啦

作者: toby 時間: 2015-4-23 22:24

可唔可以簡單講下點改法?

作者: wked 時間: 2015-4-24 14:10

引用:

原帖由 cheungmanhoi 於 2015-4-23 08:45 發表
 http://www.tweaktown.com/news/44 ... rebrands/index.html

如果真係RENAME多

到底2012年5月到今日做過D咩?
咁多年只係出最TOP果張卡?
成TEAM ENGINE 炒左呀? ...

好多存貨

作者: dom 時間: 2015-4-24 21:11

引用:

原帖由 qcmadness 於 2015/4/23 22:20 發表

叫左你唔好買A記股票架啦

賣咗N 年

作者: dom 時間: 2015-4-24 21:11

引用:

原帖由 XT 於 2015/4/23 20:26 發表

叫咗你咪買架啦

引用:

原帖由 dom 於 2015-4-24 21:11 發表

最近買N多過 A

N都就執啦，啲 ARM 勁燒錢

作者: jackli 時間: 2015-4-26 21:41

引用:

原帖由 XT 於 2015-4-26 20:37 發表

N都就執啦，啲 ARM 勁燒錢

Tenga??

作者: dom 時間: 2015-4-29 15:47

AMD ZEN News
http://www.techpowerup.com/21213 ... o-be-quad-core.html
[attach]45627[/attach]

Highlight
- 落翻 8MB L3 ?? (上一代有既係 "Star" based (Phenom II 肥龍2)
- Front-end 資源多左?
- 真核心設計, 唔再 "share" Front-end (Faildozer FAIL THIS BIG TIME) , 唔玩 CMT "Module" (= Faildozer CMT 係 Desktop market 太EPIC FAIL , Server 都幾乎死直!)

- 唔知會用咩Socket , 理論上應該會係 DDR3/DDR4

, 可能 FM2+ 會出 Zen APU 版本但係
一日AMD 未confirm 一日唔可以老定

http://www.expreview.com/40242.html
傳聞敗家女朋友 (GF) 德國廠成功生產 14nm ...主因係 Shamesung 授權技術..

[ 本帖最後由 dom 於 2015-4-29 15:49 編輯 ]

作者: XT 時間: 2015-4-29 16:00

引用:

原帖由 dom 於 2015-4-29 15:47 發表
AMD ZEN News
http://www.techpowerup.com/21213 ... o-be-quad-core.html
45627

Highlight
- 落翻 8MB L3 ?? (上一代有既係 "Star" based (Phenom II 肥龍2)
- Front-end 資源多左?
- 真核心設 ...

其實望落都似 module
但我唔明點解剩係4個unit黎share L3

(四粒春再落膠水變16???)

作者: Puff 時間: 2015-4-29 21:31

引用:

原帖由 dom 於 2015-4-29 15:47 發表
AMD ZEN News
http://www.techpowerup.com/21213 ... o-be-quad-core.html
45627

Highlight
- 落翻 8MB L3 ?? (上一代有既係 "Star" based (Phenom II 肥龍2)
- Front-end 資源多左?
- 真核心設 ...

新一輪

2016
Summit Ridge 14nm, 8C Zen CPU, FM3
Bistrol Ridge 14nm, 4C Zen APU
Basilisk 14nm, 2C Zen APU
Styx 14nm, 2C K12 APU

"placement of boxes intended to represent first year of production shipments."
話唔定 2016 December shipping 2017 launches.

[ 本帖最後由 Puff 於 2015-4-29 21:38 編輯 ]

作者: Puff 時間: 2015-4-29 21:33

引用:

原帖由 XT 於 2015-4-29 16:00 發表

其實望落都似 module
但我唔明點解剩係4個unit黎share L3

(四粒春再落膠水變16???)

方便掛
SOC fabric 少 1/4 client
假設喺堅都未知佢 cache mgmt scheme 喺點
POWER7/8 都喺咁嘅設計. Local L3 + Remote victim L3

作者: Puff 時間: 2015-4-29 21:39

引用:

原帖由 dom 於 2015-4-29 15:47 發表
AMD ZEN News
http://www.techpowerup.com/21213 ... o-be-quad-core.html
45627

Highlight
- 落翻 8MB L3 ?? (上一代有既係 "Star" based (Phenom II 肥龍2)
- Front-end 資源多左?
- 真核心設 ...

Carrizo 十卜 DDR4

作者: qcmadness 時間: 2015-4-29 22:41

望到呢張圖, 就知AMD唔夠ambition

睇個死樣, 最多咪3-4 instruction fetch per clock
人地講緊4+1, 你以為execution power勁好多咩

作者: Puff 時間: 2015-4-29 23:14

4+1? uop fusion? bulldozer 有呀. 32B/clk fetch 添
有冇 uop cache 就唔知，但 SR 有 uop loop buffer

[ 本帖最後由 Puff 於 2015-4-29 23:16 編輯 ]

作者: qcmadness 時間: 2015-4-29 23:17

引用:

原帖由 Puff 於 2015-4-29 23:14 發表
4+1? uop fusion? bulldozer 有呀. 32B/clk fetch 添
有冇 uop cache 就唔知，但 SR 有 uop loop buffer

無加1

作者: Puff 時間: 2015-4-29 23:19

引用:

原帖由 qcmadness 於 2015-4-29 23:17 發表

無加1

有 branch fusion

作者: qcmadness 時間: 2015-4-29 23:22

引用:

原帖由 Puff 於 2015-4-29 23:19 發表

有 branch fusion

branch fusion唔會令你做多1條insruction, 最多係小d branch miss

作者: Puff 時間: 2015-4-29 23:24

引用:

原帖由 qcmadness 於 2015-4-29 23:22 發表

branch fusion唔會令你做多1條insruction, 最多係小d branch miss

我錯 AMD 個 branch fusion 喺陽春過 Intel
但 branch fusion 都喺 take 5 instruction and decode into 4 complex ops
effectively 都叫喺 5 inst

intel 除咗 uop cache 6? uop/clk 外真喺唔知邊樹有 4+1

[ 本帖最後由 Puff 於 2015-4-29 23:26 編輯 ]

作者: qcmadness 時間: 2015-4-29 23:26

引用:

原帖由 Puff 於 2015-4-29 23:24 發表

我錯 AMD 個 branch fusion 喺陽春過 Intel
但 branch fusion 都喺 take 5 instruction and decode into 4 complex ops

wrong

http://www.anandtech.com/show/50 ... lving-even-deeper/2

引用:

However AMD decided to introduce this kind of fusion in Bulldozer later in the decoding pipeline than Intel, where x86 branch fusion is already present in the predecoding phases. The result is that the decoding bandwidth of all Intel CPUs since Nehalem has been up to five (!) x86-64 instructions, while x86 branch fusion does not increase the maximum decode rate of a Bulldozer module.

作者: Puff 時間: 2015-4-29 23:28

引用:

原帖由 qcmadness 於 2015-4-29 23:26 發表

wrong

http://www.anandtech.com/show/50 ... lving-even-deeper/2

咁有趣？睇下 SOG 先
p.s. sr 有 40 entry post-decode uop buffer

作者: qcmadness 時間: 2015-4-30 01:41

係咪好似樣呢

我睇唔到AMD走得出IPC慢過Intel的方法
K10, 我當你IPC再加50%, 先叫追到Haswell
以而家AMD integer pipeline的performance, 好難做到lor
FP反而有d機會既 (2個full 256-bit FMA FPU)

http://www.anandtech.com/bench/product/435?vs=1368

不過full inclusive cache就更有趣

作者: Puff 時間: 2015-4-30 02:41

引用:

原帖由 qcmadness 於 2015-4-30 01:41 發表
係咪好似樣呢

我睇唔到AMD走得出IPC慢過Intel的方法
K10, 我當你IPC再加50%, 先叫追到 ...

你拼埋 APPL Cyclone 成個餅印添啦
Sandy Bridge 呀 Ivy Bridge 都可以叫似少少樣，「只不過」喺 FPU 有自己 issue queue

得呢張咁 high-level 嘅 PR 圖我睇唔出啲乜
連 load/store queue size, instruction window size 都冇
最多就估唔會衰得過肥龍，唔會連四年前嘅 SNB 都打唔低呢啲行貨

[ 本帖最後由 Puff 於 2015-4-30 02:53 編輯 ]

作者: dom 時間: 2015-4-30 02:41

A 仔個 L3 同 Inter-Core Bandwidth 唔知有無改善...... Phenom II 都係呢樣唔夠, 去到 Faildozer 重衰d

加翻 L3 你比個慢既又係拖死

作者: Puff 時間: 2015-4-30 02:48

引用:

原帖由 dom 於 2015-4-30 02:41 發表
A 仔個 L3 同 Inter-Core Bandwidth 唔知有無改善...... Phenom II 都係呢樣唔夠, 去到 Faildozer 重衰d
加翻 L3 你比個慢既又係拖死

Inclusive L3 應該冇死，天生 snoop filter
而且快嘅 shared banked cache 唔算喺冇經驗 (25 clk, half speed data array)
只不過喺 low-power jaguar

作者: Puff 時間: 2015-4-30 05:26

Fiji, The World’s First Graphics Processor With 2.5D High Bandwidth Memory
HotChips 27 Conf. Day 2

作者: qcmadness 時間: 2015-4-30 12:21

引用:

原帖由 Puff 於 2015-4-30 02:41 發表

你拼埋 APPL Cyclone 成個餅印添啦
Sandy Bridge 呀 Ivy Bridge 都可以叫似少少樣，「只不過」喺 FPU 有自己 issue queue

得呢張咁 high-level 嘅 PR 圖我睇唔出啲乜
連 load/store queue size, instruction window ...

好明顯你無睇details

作者: cheungmanhoi 時間: 2015-4-30 12:34 標題: 回覆 25# Puff 的帖子

其實snb到boardwell ipc升左好多咩?

作者: qcmadness 時間: 2015-4-30 12:41

引用:

原帖由 cheungmanhoi 於 2015-4-30 12:34 發表
其實snb到boardwell ipc升左好多咩?

http://www.anandtech.com/bench/product/287?vs=836

3.4 / 3.8GHz vs 3.5 / 3.9GHz

General IPC差10-20%

作者: dom 時間: 2015-4-30 13:04

引用:

原帖由 Puff 於 2015/4/29 21:31 發表

新一輪

2016
Summit Ridge 14nm, 8C Zen CPU, FM3
Bistrol Ridge 14nm, 4C Zen APU
Basilisk 14nm, 2C Zen APU
Styx 14nm, 2C K12 APU

"placement of boxes intended to represent first year of production shi ...

2016 年尾.....GG AMD RIP
Market share 今年繼續跌

[ 本帖最後由 dom 於 2015-4-30 13:06 編輯 ]

作者: Puff 時間: 2015-4-30 13:41

引用:

原帖由 qcmadness 於 2015-4-30 12:21 發表

好明顯你無睇details

有乜 details 可言？除咗 cache hierarchy

作者: qcmadness 時間: 2015-4-30 14:04

引用:

原帖由 Puff 於 2015-4-30 13:41 發表

有乜 details 可言？除咗 cache hierarchy

張圖寫左好多野

有幾多FPU / ALU, 一目了然

作者: cheungmanhoi 時間: 2015-4-30 18:54

引用:

原帖由 qcmadness 於 2015-4-30 12:41 發表

 http://www.anandtech.com/bench/product/287?vs=836

3.4 / 3.8GHz vs 3.5 / 3.9GHz

General IPC差10-20%

其實snb到boardwell先10-20

amd咁多年都無進步過真係抵執

作者: XT 時間: 2015-4-30 18:55

引用:

原帖由 cheungmanhoi 於 2015-4-30 18:54 發表

其實snb到boardwell先10-20

amd咁多年都無進步過真係抵執

直頭退步

作者: qcmadness 時間: 2015-4-30 19:24

引用:

原帖由 XT 於 2015-4-30 18:55 發表

直頭退步

Pilediver大約係K8的IPC
Steamroller太約係K10 (唔係K10.5) 的IPC

作者: qcmadness 時間: 2015-4-30 19:39

除非Zen果6條integer pipline係full pipeline (execution + load / store), 唔係Haswell在資源上一定較多

但係如果真係6條full integer pipeline, Haswell就望塵莫及

作者: dom 時間: 2015-4-30 20:10

Inter Core Bandwidth 無大改善無得打

作者: XT 時間: 2015-4-30 20:18

引用:

原帖由 dom 於 2015-4-30 20:10 發表
Inter Core Bandwidth 無大改善無得打

咁L快，有乜好改

作者: dom 時間: 2015-4-30 20:20

引用:

原帖由 qcmadness 於 2015/4/30 19:24 發表

Pilediver大約係K8的IPC
Steamroller太約係K10 (唔係K10.5) 的IPC

SR/／Kaveri is K10 class

作者: dom 時間: 2015-4-30 20:24

引用:

原帖由 XT 於 2015/4/30 20:18 發表

咁L快，有乜好改

Phenom II 到 Faildozer 改(Piledriver(/XV)
係跌....efficiency 低， latency 大增， Intel 依家D core 加埋有 iGPU ，粒 iGPU 係share L3...

佢想推 iGPU performance 唔谷呢度比你用 DDR4 都係喂唔切

作者: XT 時間: 2015-4-30 20:26

引用:

原帖由 dom 於 2015-4-30 20:24 發表

Phenom II 到 Faildozer 改(Piledriver(/XV)
係跌....efficiency 低， latency 大增， Intel 依家D core 加埋有 iGPU ，粒 iGPU 係share L3...

佢想推 iGPU performance 唔谷呢度比你用 DDR4 都係喂唔切 ...

無野，我睇錯字

作者: Puff 時間: 2015-5-1 00:13

引用:

原帖由 qcmadness 於 2015-4-30 19:39 發表
除非Zen果6條integer pipline係full pipeline (execution + load / store), 唔係Haswell在資源上一定較多

但係如果真係6條full in ...

最多多一個 port 俾 ALU (3+3)，同埋按傳統 store data bus 冇獨立 issue port...
但每個 port 個 stack 喺點就真喺打個問號
你話寫到明 256-bit FMAC X2 就叫細節啫

6 pipeline 學你咁講好多餘地
3+3 / 4+2, split/unified SQ 已經四個 combo
仲未計會唔會繼續有 AGLU 啦, 又或者 (store) AGU 同 ALU share issue port 啦咁

再講 3 ALU 唔喺大問題，冇都唔會喺 fatal
Int/Vec split 嘅好處或者可以搭救下，反正頂盡都喺 2ld+1st/clk 多
LSU 同 cache hierarchy 仲屎唔屎先喺大問題

[ 本帖最後由 Puff 於 2015-5-1 00:36 編輯 ]

作者: dom 時間: 2015-5-1 01:13

引用:

原帖由 XT 於 2015/4/30 20:26 發表

無野，我睇錯字

A 仔 Inter-Core bandwidth 同效率到今時今日都係追唔近 Intel (唔係最新個代, 我用翻 Sandy Bridge 黎比了)
Latency 又高 (Faildozer 架構先天缺憾尤甚)

最大鑊係 A 仔自己主推既 APU (iGPU) 正正最需要 Bandwidth ....
依家 Kaveri 呢代 APU DDR3-2133 Dual Channel 都係唔夠喂盡粒 iGPU ....
比你去到 ZEN 加多舊 L3 , 如果 L3 唔快又係累街坊

Intel 依家第5代 Core (Skylake?) 玩到推高 TDP (95W, 同 APU 95W 一樣鳥

)包左粒 Iris Pro 係入面 (唔知Intel 會唔會係貴版掛埋 eDRAM ..)

[ 本帖最後由 dom 於 2015-5-1 01:14 編輯 ]

作者: cheungmanhoi 時間: 2015-5-1 02:19 標題: 回覆 45# dom 的帖子

L3 慢極都會快過RAM嘅
如果你個L3仲慢過RAM 就真係抵執喇

作者: qcmadness 時間: 2015-5-1 02:20

引用:

原帖由 cheungmanhoi 於 2015-5-1 02:19 發表
L3 慢極都會快過RAM嘅
如果你個L3仲慢過RAM 就真係抵執喇

slower

作者: qcmadness 時間: 2015-5-1 02:20

引用:

原帖由 Puff 於 2015-5-1 00:13 發表

最多多一個 port 俾 ALU (3+3)，同埋按傳統 store data bus 冇獨立 issue port...
但每個 port 個 stack 喺點就真喺打個問號
你話寫到明 256-bit FMAC X2 就叫細節啫

6 pipeline 學你咁講好多餘地
3+3 / 4+2, split/ ...

而家講緊AMD, 係中意symmetric pipeline既公司

作者: Henry 時間: 2015-5-1 15:08

引用:

原帖由 dom 於 2015-5-1 01:13 發表

A 仔 Inter-Core bandwidth 同效率到今時今日都係追唔近 Intel (唔係最新個代, 我用翻 Sandy Bridge 黎比了)
Latency 又高 (Faildozer 架構先天缺憾尤甚)

最大鑊係 A 仔自己主推既 APU (iGPU) 正正最需要 Bandwi ...

Iris Pro一定有eDRAM.

作者: Puff 時間: 2015-5-1 15:48

引用:

原帖由 qcmadness 於 2015-5-1 02:20 發表

而家講緊AMD, 係中意symmetric pipeline既公司

FPU 已經唔喺點 symmetric
唔知啦，但 3 AGU 實冇死，最少對得上 (應該唔會冇嘅) 2 load + 1 store per cycle

話唔定 Zen 喺 3/3, K12 喺 4/4
K12 冇 256-bit SIMD 又喺 "wider engine" 嘛

[ 本帖最後由 Puff 於 2015-5-1 16:21 編輯 ]

作者: Puff 時間: 2015-5-1 15:59

引用:

原帖由 dom 於 2015-5-1 01:13 發表

A 仔 Inter-Core bandwidth 同效率到今時今日都係追唔近 Intel (唔係最新個代, 我用翻 Sandy Bridge 黎比了)
Latency 又高 (Faildozer 架構先天缺憾尤甚)

最大鑊係 A 仔自己主推既 APU (iGPU) 正正最需要 Bandwi ...

jaguar 個 half-speed quad-banked L2 "都喺" 25 clk

[ 本帖最後由 Puff 於 2015-5-1 16:01 編輯 ]

作者: qcmadness 時間: 2015-5-1 16:23

引用:

原帖由 Puff 於 2015-5-1 15:59 發表

jaguar 個 half-speed quad-banked L2 "都喺" 25 clk

bandwidth小呢

作者: qcmadness 時間: 2015-5-1 16:24

引用:

原帖由 Puff 於 2015-5-1 15:48 發表

FPU 已經唔喺點 symmetric
唔知啦，但 3 AGU 實冇死，最少對得上 (應該唔會冇嘅) 2 load + 1 store per cycle

話唔定 Zen 喺 3/3, K12 喺 4/4
K12 冇 256-bit SIMD 又喺 "wider engine" 嘛
...

咁咪慢lor
你咁都唔明, 人地Intel講緊4L/S

作者: Puff 時間: 2015-5-1 16:27

引用:

原帖由 qcmadness 於 2015-5-1 16:24 發表

咁咪慢lor
你咁都唔明, 人地Intel講緊4L/S

邊粒有 4 L/S? BDW 都喺 2 load+1 store 咋喎
喺 Power8 先喺 up to 4 loads / clk

差啲睇漏眼
張圖寫嘅喺 "Integer Scheduler", non-plural form
即喺唔喺 split AG sched

unified sched 就多嘢玩啦可以唔喺 symmetric

[ 本帖最後由 Puff 於 2015-5-1 16:56 編輯 ]

作者: Puff 時間: 2015-5-1 16:39

引用:

原帖由 qcmadness 於 2015-5-1 16:23 發表

bandwidth小呢

16B/clk per L2 bank 唔算少掛？又唔喺冇得升級到 full cache line per clock per bank

作者: qcmadness 時間: 2015-5-1 18:00

引用:

原帖由 Puff 於 2015-5-1 16:39 發表

16B/clk per L2 bank 唔算少掛？又唔喺冇得升級到 full cache line per clock per bank

real world bandwidth低

http://techreport.com/review/237 ... rocessor-reviewed/3

25GB/s @ L3 cache (FX-8350) vs ~35GB/s @ L3 cache (i5-3570L)
有幾快呀

作者: qcmadness 時間: 2015-5-1 18:05

引用:

原帖由 Puff 於 2015-5-1 16:27 發表

邊粒有 4 L/S? BDW 都喺 2 load+1 store 咋喎
喺 Power8 先喺 up to 4 loads / clk

差啲睇漏眼
張圖寫嘅喺 "Integer Scheduler", non-plural form
即喺唔喺 split AG sched

unified sched 就多嘢玩啦可 ...

AMD你知唔知K10果3條L/S line同Bulldozer果2條L/S line都係要同FPU share

作者: dom 時間: 2015-5-1 20:40

引用:

原帖由 cheungmanhoi 於 2015/5/1 02:19 發表
L3 慢極都會快過RAM嘅
如果你個L3仲慢過RAM 就真係抵執喇

Phenom II X6 1055T (STAR , K10.5)
[attach]45646[/attach]
[attach]45647[/attach]
[attach]45648[/attach]

FX-6300 (Faildozer Gen1.5 , "Piledriver")
[attach]45643[/attach]
[attach]45644[/attach]
[attach]45645[/attach]

作者: dom 時間: 2015-5-1 20:41

引用:

原帖由 Puff 於 2015/5/1 15:59 發表

jaguar 個 half-speed quad-banked L2 "都喺" 25 clk

淨support Single Channel , 慢d 有咩所謂..

作者: dom 時間: 2015-5-1 20:43

引用:

原帖由 qcmadness 於 2015/5/1 18:05 發表

AMD你知唔知K10果3條L/S line同Bulldozer果2條L/S line都係要同FPU share

Intel 人地新核心依家包埋 iGPU .....

作者: qcmadness 時間: 2015-5-1 21:37

引用:

原帖由 dom 於 2015-5-1 20:43 發表

Intel 人地新核心依家包埋 iGPU .....

Intel iGPU只係搭單, CPU performance先最重要

作者: XT 時間: 2015-5-1 21:50

引用:

原帖由 qcmadness 於 2015-5-1 21:37 發表

Intel iGPU只係搭單, CPU performance先最重要

搭單都快過你

作者: qcmadness 時間: 2015-5-1 22:08

引用:

原帖由 XT 於 2015-5-1 21:50 發表

搭單都快過你

無快過

作者: dom 時間: 2015-5-2 11:24

引用:

原帖由 qcmadness 於 2015/5/1 21:37 發表

Intel iGPU只係搭單, CPU performance先最重要

搭單都係大 bandwidth大過你，粒 IRIS PRO 追到上代 APU

作者: qcmadness 時間: 2015-5-2 13:11

引用:

原帖由 dom 於 2015-5-2 11:24 發表

搭單都係大 bandwidth大過你，粒 IRIS PRO 追到上代 APU

打機追唔到

作者: Puff 時間: 2015-5-5 11:18

alert: the recent slides might be faked... per AMD.
truth comes in Thursday's midnight

[ 本帖最後由 Puff 於 2015-5-5 11:20 編輯 ]

作者: dom 時間: 2015-5-7 07:56

引用:

原帖由 Puff 於 2015/5/5 11:18 發表
alert: the recent slides might be faked... per AMD.
truth comes in Thursday's midnight

No news

作者: dom 時間: 2015-5-7 07:59

http://www.anandtech.com/show/9239/amd-financial-analyst-day-2015-roundup

Highlights

Skylake is death

At the same time what AMD is looking to avoid is low-margin markets where they can’t do something to set themselves apart. AMD has made it clear that they’re not going to invest in fields such as mobile (smartphones/tablets) or IoT client devices, as while that’s a high growth field, it’s already overweight with competitors who either have the cost control (MediaTek) or the war chest (Intel) to drive margins down to levels AMD cannot sustain. Similarly, AMD is working to reduce their presence in the low-end PC market, as that too suffers from low margins, and is coupled with a poor outlook that has seen AMD get burnt by a significant drop in demand (and consequently revenue) in that market.

Well, looks like AMD is betting heavy on Zen
But looks like its a AMD RIP 2017 to me....

作者: qcmadness 時間: 2015-5-7 20:11

引用:

原帖由 dom 於 2015-5-7 07:59 發表
But looks like its a AMD RIP 2017 to me....

Thank you for supporting AMD

歡迎光臨 HKSpot (https://bbs.hk-spot.com/)