原帖由 qcmadness 於 2015-5-7 20:19 發表
IPC +40%, 但clock rate呢
如果真係clock rate維持到Kaveri既話, 就會係SandyBridge的IPC左右
http://www.anandtech.com/bench/product/1270?vs=288
3D Particle Movement: Single Threaded
Score (Higher is Bet ...
原帖由 tamalemon 於 2015-5-8 12:08 發表
估計係終於承認apu真係比cpu低能影響
為左下一代apu可以推勁D gpu
佢決定推低cpu個電同熱先有得再玩
cpu效能只係順手提升下
原帖由 qcmadness 於 2015-5-7 20:19 發表
IPC +40%, 但clock rate呢
如果真係clock rate維持到Kaveri既話, 就會係SandyBridge的IPC左右
原帖由 qcmadness 於 2015-5-9 03:04 發表
同樣係32nm SOI, Llano同Trinity clock rate已經差好遠
我好懷疑你對呢d的概念係基於咩原則
一個近K10多過近Bulldozer的架構, 你竟然話推頻容易
原帖由 Puff 於 2015-5-11 19:20 發表
you see what you believe
實情喺 XV HDL design + bulk 都推到上 >3 GHz, lower range 慳電咗添
finfet 連 higher freq at constant power/lower power at const freq 都做唔到全世界等佢做乜?
原帖由 Puff 於 2015-5-11 19:20 發表
你都識提 Llano,PD 可以差天共地,莫講話 zen 喺乜樣都未知
"近 K10"? 當啲料喺真,high-level diagram 似唔等於啲乜,SNB 同 west mere 夠似啦
個餡變晒呢但喺。莫講話 llano 仲有鑊氣呢個因素可以計下
原帖由 Puff 於 2015-5-11 19:20 發表
最後我冇話「容易」,我只喺話好難會唔用 HDL 嘅 zen 上得 finfet 好難差過用佢 >3ghz 冇難度嘅老哥 XV
我諗我地個大腦永遠好難同步.
Shorter pipeline推頻難d係常識吧, 呢d咁基本既野你又唔提?
聽住先 ...
歡迎光臨 HKSpot (https://bbs.hk-spot.com/) | Powered by Discuz! 6.0 Lite |