KV SPECTRE DESKTOP 100W (1305); AMD Radeon R5 M200 Series (832SP 13C 600MHz, 3GB DDR3 1.6GHz 64-bit, Integrated Graphics)
credit to van
原帖由 62561 於 2013-9-20 23:04 發表
有i5-4570R,i5-4670R同i7-4770R,跟Win8 Pro,應該有降級權利.
售價比Win8 only嘅冇R版本高一些..
原帖由 Puff 於 2013-9-21 15:30 發表
uncertain. 有人話假 submission 有人話 apu cfx.
另外 linux kernel 既 patch 表示 Fam15 M30h-3fh 十卜最多 4 DCT,當然目前只有 2 DCT (128-bit) 既 parts (Kaveri/Berlin). 至於未來有無...
...
原帖由 Puff 於 2013-9-21 15:46 發表
Hawaii 都衝 400+ mm2. 32nm 都有 315,之前仲諗住出 10C 添啦 (應該 ~400 啦)。BD 表現太差勁先 cut 鬼左咋嘛。
呢個最多係商業決定同 do or bye 既問題。
Bonaire 連 VRAM 都係 Max 85W (6970 個 scale: 25% VRAM, ...
Bonaire 連 VRAM 都係 Max 85W (6970 個 scale: 25% VRAM, 25% MC, 50% GFX core). 再衰都好 125W 都夠晒 QC CPU @ 3+ Ghz.
而且 TN/LN density 唔知做乜鬼只好得過 TSMC 40nm 級數些少。
原帖由 Puff 於 2013-9-21 15:54 發表
我會唔知就奇,我又唔係隔離台路人。但係依家 common process + design methodology.
Target 2 Ghz 既 Jaguar 都可以撈埋 GPU 衝上 13.7 mil/mmsq,點解高能核心唔得。
佢想做自然就有,無話成粒 chip 既 density 要一致 ...
原帖由 Puff 於 2013-9-21 15:57 發表
20nm 打後咪無分。
core pipeline & timing 無預咁高,自然就上唔到啦。除左睇 process,睇埋你 core design 架嘛。
low clock design 放上 32nm SOI 咪又係跑得佢個 target design freq. ...
原帖由 Puff 於 2013-9-21 16:07 發表
反正結論就係 (我唔明點解) 你覺得配 SR 既 APU,無可能混埋 dense GPU。然後我覺得可以。
然後我覺得點解 TN/LN IGP 咁大既可能性係 32nm SOI 為左 TTM 所以玩 hybrid 4x nm BEOL + 32nm transistors.
你話 die size ...
原帖由 qcmadness 於 2013-9-21 16:08 發表
因為你真係無去dig呢方面的知識
有一段時間我係用好多時間去睇去問呢方面的知識
TSMC 28nm唔係真係好差, 但對住GF的32nm SOI, 根本仲係差一皮以上
混dense-GPU的結果就係要低clock行GPU
你唔明clock rate同die si ...
原帖由 Puff 於 2013-9-21 16:12 發表
我應該無表示過 high clock 同 dense 兩個設計方向可以係同一個 IP block 裡面並存既意思掛?
GPU suppose 就係行 low clock + denser than CPU 架啦。我只係話 same SoC,我無講 high clock 得黎又 dense 既 CPU IP 喎 ...
原帖由 Puff 於 2013-9-21 15:46 發表
Hawaii 都衝 400+ mm2. 32nm 都有 315,之前仲諗住出 10C 添啦 (應該 ~400 啦)。BD 表現太差勁先 cut 鬼左咋嘛。
呢個最多係商業決定同 do or bye 既問題。
Bonaire 連 VRAM 都係 Max 85W (6970 個 scale: 25% VRAM, ...
原帖由 Puff 於 2013-9-21 16:25 發表
我指既 low clock 係 relative term,大概係 GPU/LP core 既運作範圍.
至於 process tech 我係無深入了解,但係我諗基本常識都叫有掛。我唯一唔了解既只係唔同 density 既 IP 有無得同 high clock 既撈埋一碟咁大把。 ...
原帖由 qcmadness 於 2013-9-21 16:30 發表
可以做到
但係die size會比想像中大
Intel/AMD由Nehalem/Agena開始, 就開始唔再用最高density去整CPU
如果去到14組CU既話, 咁Kaveri die-size將會再度係250mm^2以上
我對於Kaveri的200-220mm^2的估算, 係基於Kave ...
原帖由 Puff 於 2013-9-21 16:34 發表
AMD 公開數字係 8 組,show 出黎粒野有人 PS 計係 ~230 mm2. 就算神 PS 大法 14 CU 都乜可能預係 250 樓下啦...
my post in S|A
Four CUs consume around 20 mm square of area in Bonaire, and around 25 mm square of area in Kabini (2x the 2 CU area). The error margin of those in Kabini should be far larger than those in Bonaire, anyway.
歡迎光臨 HKSpot (https://bbs.hk-spot.com/) | Powered by Discuz! 6.0 Lite |