小馬馬

難怪可以雙核隊冧晒其他四核…………

少少OT，
盲目信晒APR layout，亦是近年AMD CPU收皮的間接原因。

http://chinese.engadget.com/2012 ... d-dual-core-design/

dom

Intel all hand-made design CPU?
nVIDIA all hand made design Tegra? Fermi?
TI / Marvell / Samsung all do design hand made

I don't think so

Don't think Apple as godly as you think
Its software/OS optimization to get the job done.

Android software optimization already way behind iOS, let alone multi-core support optimization ( you see improvement with 4.0 / 4.01 support better than gingerbread 2.3.5)

Just like some ppl think core i3 two fast thread better than quad core apu

[ 本帖最後由 dom 於 2012-9-26 13:24 編輯 ]

小馬馬

引用:

原帖由 dom 於 2012-9-26 13:18 發表
Intel all hand-made design CPU?
nVIDIA all hand made design Tegra? Fermi?
TI / Marvell / Samsung all do design hand made

I don't think so

Don't think Apple as godly as you think
Its softwar ...

AMD呢一兩代CPU layout失敗，唔係我講嘅。

仲有，你將cpu architecture design同layout混為一談。

[ 本帖最後由 小馬馬 於 2012-9-26 13:28 編輯 ]

cainester

手工layout 係咩意思

dom

引用:

原帖由 小馬馬 於 2012/9/26 13:23 發表


AMD呢一兩代CPU layout失敗，唔係我講嘅。

AMD is stupid ...their stupid marketing , moron board of director,  and GF fab is the major downfall

They are mis-manage really bad.
If you flip Intel AMD around
Intel launch Faildozer @ 22 nm and stock speed @ 5 GHz
Vs
AMD launch Ivy Bridge @ 32nm

[ 本帖最後由 dom 於 2012-9-26 13:29 編輯 ]

dom

no battery and sux to argue on eng only
will follow up this after I finish work

小馬馬

引用:

原帖由 cainester 於 2012-9-26 13:24 發表
手工layout 係咩意思

字面解釋，佈線擺位。

因為要成本效益最大化，
一般chips係用auto place and route(APR)layout，
結果你會見到「密質質」，完全用晒粒圓晶所有位置…………

符碌

引用:

原帖由 小馬馬 於 2012-9-26 13:14 發表
難怪可以雙核隊冧晒其他四核…………

少少OT，
盲目信晒APR layout，亦是近年AMD CPU收皮的間接原因。

http://chinese.engadget.com/2012 ... d-dual-core-design/ ...

高通s4雙核都夠其他4核打

小馬馬

引用:

原帖由 符碌 於 2012-9-26 13:33 發表

高通s4雙核都夠其他4核打

先聲明，我唔係Apple死忠。

A6 1GHz，高通S4 1.5GHz

jackli

哦, 講緊線路layout, 我misunderstood 左

[ 本帖最後由 jackli 於 2012-9-26 13:48 編輯 ]

符碌

引用:

原帖由 小馬馬 於 2012-9-26 13:37 發表


先聲明，我唔係Apple死忠。

A6 1GHz，高通S4 1.5GHz

冇所謂了,反正都一樣證明到雙核可以快過4核

小馬馬

引用:

原帖由 符碌 於 2012-9-26 13:40 發表

冇所謂了,反正都一樣證明到雙核可以快過4核

呢樣真，架構勝於一切。

小馬馬

引用:

原帖由 jackli 於 2012-9-26 13:40 發表
demo 先系 手工layout姐,.,..,
咁多百萬粒都系手工? 唔系好信...

唔明。

符碌

引用:

原帖由 小馬馬 於 2012-9-26 13:41 發表


呢樣真，架構勝於一切。

同埋冇幾多個軟件開發者咁得閒同人搞4核優化

cainester

引用:

原帖由 小馬馬 於 2012-9-26 13:31 發表


字面解釋，佈線擺位。

因為要成本效益最大化，
一般chips係用auto place and route(APR)layout，
結果你會見到「密質質」，完全用晒粒圓晶所有位置………… ...

但係會對粒野既速度有咁大影響?