Puff

引用:

原帖由 qcmadness 於 2015-5-7 20:19 發表
IPC +40%, 但clock rate呢

如果真係clock rate維持到Kaveri既話, 就會係SandyBridge的IPC左右

zen @ finfet clock rate 會屎過 xv 就真喺神績


[ 本帖最後由 Puff 於 2015-5-8 16:26 編輯 ]

tamalemon

引用:

原帖由 XT 於 2015-5-8 14:49 發表

CPU慢到嘔泡都係無人理你
到時CORE M 都追晒上黎

我就係估佢比呢下嚇壞

dom

重要 2016/2017 先有
AMD 追今年年尾拿拿聲啦 .....

每拖一年 佢d market share 又再跌多d ,
到2017 佢分分鐘變左 VIA 級既market share

到時你出Zen 都無廠同你出板出機 真係 GG

dom

引用:

原帖由 Puff 於 2015/5/8 15:44 發表

zen @ finfet clock rate 會屎過 xv 就真喺神績

唔奇啦
你睇 FAILDOZER/Ivy Bridge ?
兩邊都推得到幾多頻?

Faildozer 由1代到依家 Kaveri 一樣最多貼4GHz (A10-7850K @ 3.7GHz ~ 4GHz Turbo) , 就算有制程優勢既 Intel @ 22nm 到係  (4770K 3.5 ~ 3.9GHz)
都係4GHz .....

Trinity -> 推頻 -> Richland -> 降翻頻少少 (Kaveri)
重係28nm 重係GF 就死症...

[ 本帖最後由 dom 於 2015-5-8 18:47 編輯 ]

qcmadness

引用:

原帖由 Puff 於 2015-5-8 15:44 發表

zen @ finfet clock rate 會屎過 xv 就真喺神績

同樣係32nm SOI, Llano同Trinity clock rate已經差好遠

我好懷疑你對呢d的概念係基於咩原則

一個近K10多過近Bulldozer的架構, 你竟然話推頻容易

qcmadness

引用:

原帖由 XT 於 2015-5-8 14:49 發表

CPU慢到嘔泡都係無人理你
到時CORE M 都追晒上黎

Core M連Atom都快唔過

XT

引用:

原帖由 qcmadness 於 2015-5-9 03:08 發表

Core M連Atom都快唔過

2016 呢? 佢企起到等你咩?

qcmadness

引用:

原帖由 XT 於 2015-5-9 14:16 發表

2016 呢? 佢企起到等你咩?

Intel明年先出Skylate，仲未知Haswell清哂未

XT

引用:

原帖由 qcmadness 於 2015-5-9 14:44 發表

Intel明年先出Skylate，仲未知Haswell清哂未

Core M 會比 Apple 逼佢
你理得佢清晒未!? Apple 要你快就快
Intel 想連 Apple 訂單都無? 人地唔gur你轉晒行ARM收皮收得仲快

Puff

引用:

原帖由 qcmadness 於 2015-5-9 03:04 發表

同樣係32nm SOI, Llano同Trinity clock rate已經差好遠

我好懷疑你對呢d的概念係基於咩原則

一個近K10多過近Bulldozer的架構, 你竟然話推頻容易

you see what you believe
實情喺 XV HDL design + bulk 都推到上 >3 GHz, lower range 慳電咗添
finfet 連 higher freq at constant power/lower power at const freq 都做唔到全世界等佢做乜？


你都識提 Llano，PD 可以差天共地，莫講話 zen 喺乜樣都未知
"近 K10"? 當啲料喺真，high-level diagram 似唔等於啲乜，SNB 同 west mere 夠似啦
個餡變晒呢但喺。莫講話 llano 仲有鑊氣呢個因素可以計下


最後我冇話「容易」，我只喺話好難會唔用 HDL 嘅 zen 上得 finfet 好難差過用佢 >3ghz 冇難度嘅老哥 XV
我諗我地個大腦永遠好難同步


[ 本帖最後由 Puff 於 2015-5-11 20:11 編輯 ]

qcmadness

引用:

原帖由 Puff 於 2015-5-11 19:20 發表

you see what you believe
實情喺 XV HDL design + bulk 都推到上 >3 GHz, lower range 慳電咗添
finfet 連 higher freq at constant power/lower power at const freq 都做唔到全世界等佢做乜？

你無提既係> 3GHz, XV用電仲多左

引用:

原帖由 Puff 於 2015-5-11 19:20 發表

你都識提 Llano，PD 可以差天共地，莫講話 zen 喺乜樣都未知
"近 K10"? 當啲料喺真，high-level diagram 似唔等於啲乜，SNB 同 west mere 夠似啦
個餡變晒呢但喺。莫講話 llano 仲有鑊氣呢個因素可以計下

Shorter pipeline推頻難d係常識吧, 呢d咁基本既野你又唔提?

引用:

原帖由 Puff 於 2015-5-11 19:20 發表
最後我冇話「容易」，我只喺話好難會唔用 HDL 嘅 zen 上得 finfet 好難差過用佢 >3ghz 冇難度嘅老哥 XV
我諗我地個大腦永遠好難同步.

聽住先

Puff

引用:

原帖由 qcmadness 於 2015-5-11 20:24 發表


你無提既係> 3GHz, XV用電仲多左

喺冇提
lower power in lower range 用 less perf/watt at higher clock 嚟換
喺呢個 pref/watt 萬歲嘅年代幾 so 呀。再講呢個咪 finfet/new node 可以閃亮登場嘅點


老實我講得好清楚，我覺得「屎過XV喺神績」
就只喺咁

引用:

Shorter pipeline推頻難d係常識吧, 呢d咁基本既野你又唔提?

一嚟 bulldozer pipeline 冇話特別長，長到 prescott 咁
二嚟 zen 有幾長都未知
三嚟 14-cycle Jaguar 就嚟推到上 2.5Ghz 啦，雖然喺 turbo

引用:

聽住先 ...

不嬲都喺聽住先
話時話 2.5D Fiji 點睇？


[ 本帖最後由 Puff 於 2015-5-11 20:51 編輯 ]

qcmadness

引用:

原帖由 Puff 於 2015-5-11 20:44 發表
不嬲都喺聽住先
話時話 2.5D Fiji 點睇？

咪off-die

Puff

之前堆 slide 會唔會夾咗啲堅料呢
dkanter 話佢睇過 FAD pre-briefing



[ 本帖最後由 Puff 於 2015-5-13 15:16 編輯 ]

Puff

引用:

原帖由 qcmadness 於 2015-5-11 20:56 發表


咪off-die

[ 本帖最後由 Puff 於 2015-5-13 15:09 編輯 ]