qcmadness

引用:

原帖由 Puff 於 2013-9-21 16:12 發表

我應該無表示過 high clock 同 dense 兩個設計方向可以係同一個 IP block 裡面並存既意思掛？
GPU suppose 就係行 low clock + denser than CPU 架啦。我只係話 same SoC，我無講 high clock 得黎又 dense 既 CPU IP 喎 ...

你要明白, 我指的low-clock係指<500MHz

如果要strike balance on die size and performance, 繼續200mm^2+的策略係走錯路

qcmadness

引用:

原帖由 Puff 於 2013-9-21 15:46 發表

Hawaii 都衝 400+ mm2. 32nm 都有 315，之前仲諗住出 10C 添啦 (應該 ~400 啦)。BD 表現太差勁先 cut 鬼左咋嘛。
呢個最多係商業決定同 do or bye 既問題。

Bonaire 連 VRAM 都係 Max 85W (6970 個 scale: 25% VRAM, ...

就算GF 32nm SOI係較好, 根本功耗太差, 攪唔掂, 先拉鬆個transistor density去就power consumption

qcmadness

引用:

原帖由 Puff 於 2013-9-21 16:25 發表


我指既 low clock 係 relative term，大概係 GPU/LP core 既運作範圍.
至於 process tech 我係無深入了解，但係我諗基本常識都叫有掛。我唯一唔了解既只係唔同 density 既 IP 有無得同 high clock 既撈埋一碟咁大把。 ...

可以做到
但係die size會比想像中大

Intel/AMD由Nehalem/Agena開始, 就開始唔再用最高density去整CPU

如果去到14組CU既話, 咁Kaveri die-size將會再度係250mm^2以上
我對於Kaveri的200-220mm^2的估算, 係基於Kaveri有10組CU

qcmadness

引用:

原帖由 Puff 於 2013-9-21 16:34 發表

AMD 公開數字係 8 組，show 出黎粒野有人 PS 計係 ~230 mm2. 就算神 PS 大法 14 CU 都乜可能預係 250 樓下啦...

230mm^2即係一係CPU加左野, 一係唔係perfect shrink