qcmadness

引用:

原帖由 Puff 於 2015-5-1 16:39 發表

16B/clk per L2 bank 唔算少掛？又唔喺冇得升級到 full cache line per clock per bank

real world bandwidth低

http://techreport.com/review/237 ... rocessor-reviewed/3



25GB/s @ L3 cache (FX-8350) vs ~35GB/s @ L3 cache (i5-3570L)
有幾快呀

qcmadness

引用:

原帖由 Puff 於 2015-5-1 16:27 發表

邊粒有 4 L/S? BDW 都喺 2 load+1 store 咋喎
喺 Power8 先喺 up to 4 loads / clk


差啲睇漏眼
張圖寫嘅喺 "Integer Scheduler", non-plural form
即喺唔喺 split AG sched

unified sched 就多嘢玩啦 可 ...

AMD你知唔知K10果3條L/S line同Bulldozer果2條L/S line都係要同FPU share

qcmadness

引用:

原帖由 dom 於 2015-5-1 20:43 發表


Intel 人地新核心依家包埋 iGPU .....

Intel iGPU只係搭單, CPU performance先最重要

qcmadness

引用:

原帖由 XT 於 2015-5-1 21:50 發表

搭單都快過你

無快過

qcmadness

引用:

原帖由 dom 於 2015-5-2 11:24 發表


搭單都係 大 bandwidth大過你， 粒 IRIS PRO 追到上代 APU

打機追唔到

qcmadness

引用:

原帖由 dom 於 2015-5-7 07:59 發表
But looks like its a AMD RIP 2017 to me....

Thank you for supporting AMD