Puff

引用:

原帖由 BlackBird 於 2017-6-11 17:40 發表

no
但有條x8會係
其實根本就係換個socket然後所有features跟die count黎乘起

threadripper up to 16, cut 到 14/12 都喺兩粒
雖然睇落應該都喺用 naples 個巨形 SP3

[ 本帖最後由 Puff 於 2017-6-11 18:41 編輯 ]

Puff

引用:

原帖由 qcmadness 於 2017-6-11 13:51 發表
最新消息: 有1條x16可能係x399拉出來

segmentation?
大概意思就喺全速 x64 請買 Epyc
好似 AM4 得一條 x16 咁


[ 本帖最後由 Puff 於 2017-6-11 18:39 編輯 ]

Puff

引用:

原帖由 BlackBird 於 2017-6-12 00:30 發表

擺到明一條偷黎做GMI

1/2S 32-core Naples 都喺夾埋出 x128
偷唔偷每粒都喺要兩條 x16 off-package
on-package 有幾多就唔知，但兩至三條拎走唔甩 (ring 4s/fully connected)
問題喺幾多 serdes lane 同 data rate

Puff

引用:

原帖由 BlackBird 於 2017-6-13 23:15 發表

我比較好奇跨Die會唔會當numa

magny cours 同 interlagos by default 當同一個 node + same-package node memory interleaving
不過 BIOS 可以較

Puff

fully connected on-package MCM optimized links
off-package 10.6 GT/s