引用:
VLIW-4 > GCN, 就抵消左個製程縮減
係無錯。但係 Trinity 粒 GPU 大過 40nm 同級呢,就算你飛甩 IO pad。
所以我就話 200-220 係可能既,如果踩到盡。而且 CPU Cache SRAM 都算可接近 perfect scaling 掛。L2 縮左既皮用落 SR core decoder...
就只係唔知點解 Llano/Trinity 要整大佢。可能係因為 cell lib, process limitation 或者 thermal design 掛。唔知呢...。