Henry

引用:

原帖由 qcmadness 於 2011-9-2 14:29 發表
http://www.intel.com/Assets/en_US/PDF/manual/248966.pdf

呢個係致命傷

16519



1個clock可以做既野
a. 2x 2 similar ADD/SUB
b. 2 similar ADD/SUB + 2 similar ADD/SUB/Logic Ops/LS Ops
c. 1 FP/SIM ...

但係Nehalem某程度都係Netburst based.

Henry

引用:

原帖由 qcmadness 於 2011-9-2 15:58 發表

好明顯唔係...

major execution都係跟Core

咁Atom呢?

Henry

引用:

原帖由 qcmadness 於 2011-9-2 15:58 發表

好明顯唔係...
major execution都係跟Core

http://www.realworldtech.com/pag ... 40208182719&p=6



你望到同Core幾乎一樣 ...

Mm........好似純粹Core 2進化版

Henry

引用:

原帖由 qcmadness 於 2011-9-2 16:09 發表
Bonnell


Bobcat


好明顯bonnell同bobcat都係得2-way wide ...

2-way wide = 2x FP + 2x INT?
咁Barcelona/Core 2/Nehalem = 3-way?

Henry

引用:

原帖由 qcmadness 於 2011-9-2 16:16 發表

no...

Bonnell同Bobcat都係只係每個issue到2個instruction
K10係3個
Core / Nehalem都係3 simple + 1 complex (complex可以拆開做2 simple)

instruction呢到係uOps?
K10 => 3INT + 3FP,平行
Core/Nehalem => 3 INT/FP Mixed (唔知一個port可唔可以同時做兩樣野,應該唔得)

Henry

引用:

原帖由 qcmadness 於 2011-9-2 16:30 發表

唔係... 普通ADD / MUL之類的instructions

K7/K8/K10都係3組平行
但係其實有好多浪費, 連Bulldozer都唔再咁做

Core/Nehalem/SB都係4+1, 始終有d係Load/Store instruction
而K7/K8/K10/Bulldozer都係跟埋係integer ...

見Nehalem同Core都係一個RS排曬隊,所有INT/FP都係曬一齊.
2/3/4原來係有,無Show......
三個計數,三個data.

Bulldozer個FP好似Intel咁排隊,而INT就3條各自排隊?

[ 本帖最後由 Henry 於 2011-9-2 16:47 編輯 ]

Henry

引用:

原帖由 qcmadness 於 2011-9-2 16:47 發表

FP排隊, INT都係排隊, 不過symmetric 2條execution / L&S per core/thread

Intel一個Port可以同時做兩樣野?
見6個裡面只有三個係計數.

BD我指排隊係一條隊feed三個FP定一條隊一個FP.

Henry

引用:

原帖由 qcmadness 於 2011-9-2 17:00 發表

no... 1個port只可以做1樣野
所以Core之後的Intel CPU, 有番咁上下memory performance

BD係unified FP scheduler, 1條隊

配P/G965既年代,D RAM都仲係好慢. (Dual D2 667/800)
當然CPU Inter-core速度好快.

不過AMD應該同一時間能做多好多野,點解都係咁慢?
L1/L2/L3慢Fetch唔切?

Henry

引用:

原帖由 qcmadness 於 2011-9-2 17:14 發表


prefetch, cache speed, branch prediction (from Netburst)...

3ALU/FP + 3DATA,多一個/少一個都會失平衡,跟住就會慢.
不過Prediction係Netburst都唔死得既話,只有3+3應該唔會太大問題.

但係如果Intel既Prediction/cache speed + AMD BD既ALU/FP既排列..........

Henry

引用:

原帖由 qcmadness 於 2011-9-2 17:22 發表

可惜

Bonnell / Bobcat對住ARM, 係功耗方面都係

ARM.....

個人覺得,Android咁樣無節制跑Multitasking既話,基本上無返粒i3咁上下都好難順.
當然而家Dual core ARM已經叫做好DD,但耗電實在令人擔憂.

Bonnell,睇來都係要製程.
除非有粒野再輕便D可以再食少D電.
始終ARM跑Tablet,iOS除外其他都係

Henry

引用:

原帖由 qcmadness 於 2011-9-2 17:30 發表


Bonnell玩到in-order
Bobcat玩到half-speed L2

下次加埋core-gating同埋TurboBoost/Core
可能有得打

core-gating?
TurboBoost/Core唔係長治久安之計,況且x86係效能方面應該唔使擔心.
只不過係idle果陣既對策就.....
而家私家車都玩start-stop,x86如果玩到idle唔開CPU(開timer)既話應該有得打.

Henry

引用:

原帖由 qcmadness 於 2011-9-2 17:37 發表

power gating

idle要低, 就要連NB/Uncore都要推低

我指係索性關CPU/NB,只開CPU clock同receiver.
一有電話,即刻開CPU/開mon.
之前Intel好似開發到超低耗多核CPU,拎其中一個Core放落電話到,搞掂.