cainester

手工layout 係咩意思

cainester

引用:

原帖由 小馬馬 於 2012-9-26 13:31 發表


字面解釋，佈線擺位。

因為要成本效益最大化，
一般chips係用auto place and route(APR)layout，
結果你會見到「密質質」，完全用晒粒圓晶所有位置………… ...

但係會對粒野既速度有咁大影響?