Puff

AMD India 裡負責 GCC 的哥哥最近就提交了一個名為 btver2 enablement 的 patch.
按 Patch 入面既 code 黎睇，Jagaur 會支援 AVX, SSE4.x, BMI 等等既 extension. 果位哥哥亦都親口証實左。

普遍猜測硬體會係 128-bit SIMD units。
畢竟 Cortex A15 跟 Silvermont 呢堆好難唔係 128-bit SIMD units 既敵人已經來勢洶洶。

[ 本帖最後由 Puff 於 2012-7-22 16:20 編輯 ]

qcmadness

Support有幾難, 反而有幾多throughput先重要

Puff

引用:

原帖由 qcmadness 於 2012-7-22 17:07 發表
Support有幾難, 反而有幾多throughput先重要

都唔會 expect full 256-bit unit 架啦
最少底線係 128-bit LD+ST 啦。

[ 本帖最後由 Puff 於 2012-7-22 18:58 編輯 ]

qcmadness

引用:

原帖由 Puff 於 2012-7-22 18:37 發表

都唔會 expect full 256-bit unit 架啦
最少底線係 128-bit LD+ST 啦。

2 cycle execution唔算點快, 留番d時間搞integer pipeline好過

Puff

引用:

原帖由 qcmadness 於 2012-7-22 20:28 發表

2 cycle execution唔算點快, 留番d時間搞integer pipeline好過

所以意在沛公...
我覺得 Jagaur 著力點可能係提升 SSE performance. 256-bit AVX 只係做個樣，同 BD 一樣用得但係唔會特別有 so。


[ 本帖最後由 Puff 於 2012-7-23 14:44 編輯 ]

qcmadness

引用:

原帖由 Puff 於 2012-7-23 14:42 發表

所以意在沛公...
我覺得 Jagaur 著力點可能係提升 SSE performance. 256-bit AVX 只係做個樣，同 BD 一樣用得但係唔會特別有 so。

BD有AVX support係有so既
Jagaur就少好多