qcmadness

引用:

原帖由 Puff 於 2012-4-16 00:14 發表

That's the means of APU... 然後大佬 problem 都有好多種架嘛。唔係唔理三七廿一都擲過去 GPU 搞架嘛。
如果唔係 AMD 推 task-based parallelism 既 HSA 做乜？

無著數, 因為software optimization始終唔夠efficient

Puff

引用:

原帖由 qcmadness 於 2012-4-16 00:13 發表

聯席快好多

算啦，我唔想斟酌呢個話題。我最後既結語係，以我對 AMD 既認識，佢地唔似要做呢樣野。再講多 D 既話，地產公司個 Friend 話我聽，日出康城分幾期。日出康城第中間期數起既依然係兩幢野，而且中間有中庭天橋連接。最後一期都係分開兩幢，只不過親密無間，不過係屏風樓，唔係一幢樓。

至於幢樓點起，用乜料起... 我唔知。

[ 本帖最後由 Puff 於 2012-4-16 00:22 編輯 ]

Henry

引用:

原帖由 Puff 於 2012-4-16 00:14 發表

That's the means of APU... 然後大佬 problem 都有好多種架嘛。唔係唔理三七廿一都擲過去 GPU 搞架嘛。
如果唔係 AMD 推 task-based parallelism 既 HSA 做乜？

所以就係左右走中間要浪費幾多時間等變成關鍵.
可能GPU:CPU 8:2會做得最好,但GPU:CPU 2:8既時候會點?

Puff

引用:

原帖由 Henry 於 2012-4-16 00:18 發表

所以就係左右走中間要浪費幾多時間等變成關鍵.
可能GPU:CPU 8:2會做得最好,但GPU:CPU 2:8既時候會點?

It dependsssssss on what you are doing, and communication overhead on APU is fine, currently. It could be improved, anyway.

[ 本帖最後由 Puff 於 2012-4-16 00:28 編輯 ]

qcmadness

引用:

原帖由 Puff 於 2012-4-16 00:26 發表

It dependsssssssssssssss on what you are doing.

intel / amd cannot control what the user doing
they can only design hardware and tune software for the users

Puff

引用:

原帖由 qcmadness 於 2012-4-16 00:28 發表

intel / amd cannot control what the user doing
they can only design hardware and tune software for the users

相互關係。You can't control but you can attract them to use.
如果唔係唔理 AMD, Nvidia 定 Intel 甚至 ARM 同 Qualcomm 佢地擲錢搞 ISV partnership 做乜.

Henry

引用:

原帖由 Puff 於 2012-4-16 00:30 發表

相互關係。You can't control but you can attract them to use.
如果唔係唔理 AMD, Nvidia 定 Intel 甚至 ARM 同 Qualcomm 佢地擲錢搞 ISV partnership 做乜.

叫佢用遮,都要睇件野本身對APU呢個架構多唔多適合先會落既.
始終好似QC話齋,事事不同.
而且能夠高度調節平衡而且多才既處理器係各廠都想做到既野,而且可以避免兩者其一閒置.

都係果句,Wait and see.

cheungmanhoi

睇左12版
有大半都係唔明

XT

引用:

原帖由 cheungmanhoi 於 2012-4-16 14:39 發表
睇左12版
有大半都係唔明

我呢個話題製造得唔錯